

基于CPCI的LLRF控制板的设计研究

报告人 林海川

中国科学院高能物理研究所


2012.8.16

主要内容

- ✘ LLRF控制系统
- ✘ LLRF控制板的设计
- ✘ LLRF控制板的测试
 - + CPCI测试
 - + ADC测试
 - + DAC测试
 - + Ethernet测试
 - + SFP测试
- ✘ 总结

LLRF控制系统

- ✘ LLRF(Low Level Radio Frequency Control System)应用于加速器上超导射频谐振腔(Superconducting RF Cavity)的控制
- ✘ 相位(Phase)、幅度(Amplitude)比较稳定
- ✘ Evolution of LLRF:




- ✘ Digital LLRF :
 - ✘ 数字化：方便参数的优化，以达到最佳效果。
 - + 数据缓存Buffer：易于调试和操作。
 - + 线性：在一个较宽的范围都较好。
 - + 控制精度：比较稳定，不易变化，
 - + ...

LLRF控制系统CONT.


× LLRF控制系统主要包含五个部：

- + 硬件部分：Klystron, Direct-Coupler, Superconducting RF Cavity...
- + 射频转换部分：RF UP Convert, RF Down Convert
- + 时钟部分：Master Oscillator, Local Oscillator
- + 控制部分：4 channel ADC, 2 channel DAC
- + 系统控制接口：CPCI, SFP...



LLRF控制板的设计

- ✘ LLRF控制板的主要功能：
 - + 4路 14bit 125MHz ADC
 - + 2路 14bit 210MHz DAC
 - + 1片 Stratix II GX FPGA
 - + 1个SODIMM内存条—2GByte
 - + CPCI接口，2路SFP接口，
 - + 1路千兆以太网接口
- ✘ LLRF控制板的逻辑框图



- ✘ LLRF控制板的PCB





主要内容

- × LLRF控制系统
- × LLRF控制板的设计
- × LLRF控制板的测试
 - + CPCI测试
 - + ADC测试
 - + DAC测试
 - + Ethernet测试
 - + SFP测试
- × 总结


LLRF控制板的测试-CPCI

- ✘ Av2Lo IP核：包括PCI9656的C Local Bus控制逻辑、DCFIFO、CMD Distribution、Avalon Master和Avalon Slave等模块。
 - + 实现了Avalon总线与C Local Bus之间转换
 - + 支持Single和Burst-4的读写方式
 - + 配合软件，可实现PCI9656的DMA传输
 - + 支持中断



LLRF控制板的测试-CPCI

- ✘ CPCI采集程序：采用Plxtech公司的驱动程序和库函数，利用Visual Studio编写了CPCI读出程序。（33MHz、64bit）
 - + 可读写PCI9656的内部寄存器
 - + 可读写PCI9656映射的IO寄存器和内存空间
 - + 支持Direct Slave和DMA两种方式
 - + 支持中断方式



```
E:\LLRF DAQ\LLRF_DAQ_CON.exe
--LLRF Data Acquire Console--
1. 9656 10b5 1b:03 s:0c f:001
0. Cancel

Device selection --> 1

Choices:
1. Pci Register Read
2. Pci Register Write
3. IO Port Read
4. IO Port Write
5. Memory Read
6. Memory Write
7. Enable & Get ADC Data(Direct Slave Mode)
8. Enable & Get ADC Data(DMA Mode)
99.Exit
Enter:3
Input address offset:0x44
Read 44 IoPort Data : 0x76543210

Choices:
1. Pci Register Read
2. Pci Register Write
3. IO Port Read
4. IO Port Write
5. Memory Read
6. Memory Write
7. Enable & Get ADC Data(Direct Slave Mode)
8. Enable & Get ADC Data(DMA Mode)
99.Exit
Enter:
```

```
E:\LLRF DAQ\LLRF_DAQ_CON.exe
--LLRF Data Acquire Console--
1. 9656 10b5 1b:03 s:0c f:001
0. Cancel

Device selection --> 1

Choices:
1. Pci Register Read
2. Pci Register Write
3. IO Port Read
4. IO Port Write
5. Memory Read
6. Memory Write
7. Enable & Get ADC Data(Direct Slave Mode)
8. Enable & Get ADC Data(DMA Mode)
99.Exit
Enter:8
Enable the ADC Sample..... Ok
Register for notification..... Ok
Wait for interrupt event..... Ok
Cancelling Int Notification... Ok
Preparing buffers..... Ok
Open Channel 0 for DMA..... Ok
Transfer a user-mode buffer... Ok
Close DMA Channel..... Ok
Save 0x100000 data in E:\LLRF DAQ\adc11.02.06.dat
Freeing buffers..... Ok

Choices:
1. Pci Register Read
2. Pci Register Write
3. IO Port Read
4. IO Port Write
5. Memory Read
6. Memory Write
7. Enable & Get ADC Data(Direct Slave Mode)
8. Enable & Get ADC Data(DMA Mode)
99.Exit
Enter:
```


LLRF控制板的测试-ADC

✘ 正弦波码密度测试INL和DNL

$$C1 = \cos\left(\pi * \frac{N1}{Ns}\right) \quad C2 = \cos\left(\pi * \frac{N2}{Ns}\right)$$

$$Offset(LSB) = \left(\frac{C2 - C1}{C2 + C1}\right) * (2^{N-1} - 1)$$


$$Peak(LSB) = \frac{2^{N-1} - 1 - Offset}{C1}$$

N1: the number of upper code


N2: the number of lower code

Ns : the number of samples

N : the converter resolution




$$IdealCount(Code) = \frac{Ns}{\pi} \left[a \sin\left(\frac{Code + 1 - 2^{N-1} - Offset}{Peak}\right) - a \sin\left(\frac{Code - 2^{N-1} - Offset}{Peak}\right) \right]$$



Divide Measured Number of Hits by Expected Number of Hits to Convert Sinusoidal Histogram to Code Widths

(Width of Lowest and Highest Codes are Undefined)





LLRF控制板的测试-ADC

- ✘ 输入1.378MHz, 0.026dBFS正弦信号, 采样率为100MHz。14bitADC, 在DNL小于± 0.1LSB的置信概率为99%的情况下, N_t 大于等于23.2M点。

$$N_t \geq \frac{Z^2}{\alpha/2} * \pi * 2^{N-1} / \beta^2$$

$DNL \in (\mu - Z_{\alpha/2} * \sigma, \mu + Z_{\alpha/2} * \sigma)$ with 100(1 - α) probability




LLRF控制板的测试-ADC

- ✘ 以80MHz采样、1.9Vpp 10.11MHz信号输入为例，得到SINAD为54.71dB
- ✘ SINAD相对较低，是因为信号源Agilent 33250A不太好：

Sinewave Spectral Purity		
Harmonic distortion		
	$\leq 3 V_{pp}^1$	$> 3 V_{pp}$
DC to 1 MHz	-60 dBc	-55 dBc
1 MHz to 5 MHz	-57 dBc	-45 dBc
5 MHz to 80 MHz	-37 dBc ²	-30 dBc ²

- ✘ 经过修正后的SINAD为69.54 dB，ENOB为11.26 Bits，达到应用需求11bits要求。

- + 将输入信号的幅度分别设为满幅度的1/k1, 1/k2, 1/k3, ..., 1/kn, 得出1/ki倍满幅度信号对应的SINADki
- + 将任意两次测量结果带入公式中计算得到排除信号源影响的SINAD，可以得到n个SINAD，最后求平均得到修正后的SINADm



$$ENOB = \frac{SINAD - 1.76dB + 20 \log\left(\frac{FullScale}{InputScale}\right)}{6.02}$$



$$SINAD = 10 \log\left(\frac{k_2^2 - k_1^2}{10^{-SINAD_{k2}/10} - 10^{-SINAD_{k1}/10}}\right)$$

LLRF控制板的测试-DAC

- ✘ 数字晶振NCO IP产生信号，输出到DAC进行转换，最后用示波器观察输出结果。

fs	fout	stderr	cnt
200MHz	1.0MHz	1.16	5.0K
200MHz	5.0MHz	10.71	5.0K


- ✘ 在200MHz DAC转换频率下：
 - ✘ CH1是5MHz的余弦输出
 - ✘ CH2是5MHz的正弦输出



LLRF控制板的测试—ETHERNET

✘ Gigabit Ethernet的loopback测试

- + 在1000Mbps的模式下，发送10000数据包（数据随机，包长随机）
- + 误码为零





```
New_configuration - cable: USB-Blaster on localhost
hello from the NiosII!
Link Partner Ability: 0x d801

start test(1 loopback : 2 directout):
1
Current MAC configure: 0x 22b
EMON- RX CIL STAI = 0x1
EGEM- OPERATION = 0x1
Testing!
Send packets TOTAL: 10000
Receive packets OK : 10000
Receive packets Error: 0 错误字节数
Link Partner Ability: 0x 4001

start test(1 loopback : 2 directout):
```


✘ Gigabit Ethernet的readout测试

- + 信号源产生1.111MHz信号，ADC采集数据通过TCP/IP协议上传到PC机上，最后分析数据
- + 正确重建输入信号。



LLRF控制板的测试-SFP

- ✘ 光纤接口的调试：PRBS Gen模块产生伪随机码，通过 SerialLite II IP、SFP和光纤外部回环，PRBS CHK模块检验接收的数据并累加出错的bit位数。Signal Tap II模块实时监测结果。
- ✘ 光纤误码率的测试结果：
 - + BER1.7×10^{-14} (3.125Gbps, 5 hours, PRBS31)



总结

- × LLRF控制板包含ADC、DAC、FPGA等，实现具体的控制逻辑，是LLRF控制系统的重要组成部分。
- × LLRF控制板的测试结果：
 - × CPCI接口支持33MHz、64bit传输和DMA传输；
 - × ADC有效位ENOB为11.26bit，INL为 ± 2 LSB(除去两端)；
 - × DAC工作在200MHz下，输出频率稳定1MHz(σ : 1.16)；
 - × Ethernet接口在1Gbps下工作正常；
 - × SFP接口在3.125Gbps下， $BER < 1.7 \times 10^{-14}$ ；
- × 进一步的LLRF控制系统的测试，将与加速器的同事合作完成。

谢谢